Zaproszenie na obronę pracy doktorskiej


DZIEKAN i RADA WYDZIAŁU
INFORMATYKI, ELEKTRONIKI I TELEKOMUNIKACJI
AKADEMII GÓRNICZO-HUTNICZEJ im. ST. STASZICA W KRAKOWIE
zapraszają na
publiczną dyskusję nad rozprawą doktorską

mgr inż. Marcina Pietronia
WYBRANE METODOLOGIE WSPIERAJĄCE SPRZĘTOWĄ AKCELERACJĘ OBLICZEŃ WIELKIEJ SKALI
Termin:17 lutego 2014 roku o godz. 11:00
Miejsce:Katedra Informatyki Wydziału IEiT, sala 1.20, bud. D-17, ul. Kawiory 21
PROMOTOR:prof. zw. dr hab. inż. Kazimierz Wiatr - Akademia Górniczo-Hutnicza w Krakowie
RECENZENCI:dr hab. inż. Marek Skomorowski, prof. n. UJ - Uniwersytet Jagielloński
prof. dr hab. inż. Jacek Kitowski - Akademia Górniczo-Hutnicza w Krakowie
Z rozprawą doktorską i opiniami recenzentów można się zapoznać
w Czytelni Biblioteki Głównej AGH, al. Mickiewicza 30




The chosen methodologies supporting hardware acceleration in high performance computing


mgr inż. Marcin Pietroń


Promotor: prof. dr hab. inż. Kazimierz Wiatr (AGH)
Dyscyplina: Informatyka


Od paru lat obserwujemy dynamiczny rozwój mocy obliczeniowej akceleratorów sprzętowych (karty graficzne oraz układy FPGA) oraz poszerzenie obszaru ich stosowania. Wykorzystanie akceleratorów przez długi okres czasu ograniczało się jedynie do specjalizowanych zadań. Od kilku lat trwają intensywne badania nad implementacją algorytmów z zakresu wielu dziedzin nauki w kartach graficznych ogólnego przeznaczenia oraz układach FPGA. Zakres dziedzin praktycznie obejmuje wszystkie możliwe dyscypliny, w których stosuje się obliczenia naukowe. Warto podkreślić, że obliczenia w akceleratorach nie muszą być zawsze przyspieszone względem jednostki centralnej, aby mogły mieć praktyczne zastosowanie. Akceleratory mogą stanowić także dodatkową moc obliczeniową systemu i odciążać procesor główny na wykonanie w tym czasie innego zadania.

Jednym z najistotniejszych zagadnień akceleracji obliczeń jest odpowiednie profilowanie badanego oprogramowania w celu sprawdzenia newralgicznych miejsc programu, które najbardziej obciążają czasowo system obliczeniowy, a zarazem są podatne na efektywną implementację w danym akceleratorze. W pracy opracowano metody analizy oraz profilowania aplikacji w celu jej efektywnej adaptacji w akceleratorze sprzętowym. Przedstawiony w pracy proces profilowania dokonuje analizy zależności między danymi w aplikacji, bada pętle programowe jako części aplikacji zajmujących największy procent czasu wykonania programu oraz dostarcza informacje o używanych danych w aplikacji oraz sposobie dostępu do nich. Informacje uzyskane z przedstawionego systemu profilowania pozwalają dokonać oceny możliwości efektywnej implementacji algorytmu w akceleratorze, pomagają zrealizować transformację pętli programowych bądź dokonać wektoryzacji i odpowiedniego zrównoleglenia wybranych elementów programu. Opracowany system profilowania może wspomagać projektowanie algorytmów w akceleratorach oraz być elementem automatycznej generacji algorytmów w kartach graficznych bądź układach FPGA.

W pracy przedstawione są także możliwości języków wysokiego poziomu w implementacji algorytmów w układach FPGA i kartach graficznych. Zaprezentowane są one na przykładach realizacji wielu algorytmów przetwarzania danych oraz obliczeń numerycznych pokazując moc obliczeniową układów FPGA oraz kartach graficznych.

Teza rozprawy jest następująca:

Akceleratory sprzętowe umożliwiają efektywną implementację wielu algorytmów numerycznych i analizy danych. Wspomaganie implementacji poprzedzone odpowiednim profilowaniem znacznie ułatwia projektowanie efektywnych algorytmów przy pomocy narzędzi i języków wysokiego poziomu.
(ang. The hardware accelerators enable effective implementation of a number of numerical and data mining algorithms. The appropriate profiling process signifficantly helps to adapt sequential algorithms in these hardware platforms.)


Do najważniejszych oryginalnych rozwiązań autora zaprezentowanych w tej pracy, należy zaliczyć:

  • opracowanie koncepcji oraz prototypu systemu kompleksowego profilowania aplikacji,
  • opracowanie metody profilowania danych,
  • opracowanie algorytmów analizy pętli programowych oraz algorytmów wykrywania równoległości,
  • opracowanie metod instrumentacji kodu w celu uzyskania informacji niezbędnych do realizacji algorytmów w akceleratorach sprzętowych,
  • porównanie możliwości układów FPGA i kart graficznych na podstawie implementacji w nich wybranych algorytmów,
  • opracowanie sposobów wykorzystania informacji uzyskanych w trakcie profilowania do implementacji algorytmów w akceleratorach sprzętowych,
  • implementacja różnorodnych algorytmów w akceleratorach sprzętowych, w celu pokazania ich możliwości w przyspieszaniu aplikacji względem standardowych jednostek CPU.




Ważniejsze publikacje doktoranta:

  1. M. Pietroń, P. Russek, K. Wiatr, „Loop profiling tool for HPC code inspection as an efficient method of FPGA based acceleration”, International Journal of Applied Mathematics and Computer Science, 2010 vol. 20 no. 3, pp. 581–589
  2. M. Pietroń, M. Wielgosz, D. Żurek, E. Jamro, K. Wiatr, „Comparison of GPU and FPGA Implementation of SVM algorithm for fast image segmentation”, ARCS 2013, LNCS 7767, pp.292-302, Springer-Verlag Heidelberg 2013
  3. M. Pietroń, P. Russek, K. Wiatr, „Accelerating SELECT WHERE and SELECT JOIN QUERIES on GPU”, Journal of Computer Science AGH, vol. 14, no. 2, pp. 243-252, 2013
  4. M. Wielgosz, M. Pietroń, E. Jamro, P. Russek, K. Wiatr, „Two Electron Integrals calculation accelerated with Double Precision exp() Hardware Module”, RSSI proceedings of the third annual Reconfigurable Systems Summer Institute (RSSI'07) : July 17–20, 2007, Urbana, Illinois



2014/pietron/start.txt · ostatnio zmienione: 2014/04/22 14:52 przez Marcin Pietroń